Design Exploration für RISC-V Prozessoren zur Optimierung von Erklärbarkeit für Maschinelles Lernen<pre>@inproceedings{RuAuDr-25-a,
  author        = {Johannes Rust and Serge Autexier and Rolf Drechsler},
  booktitle     = {28. Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV 2025). ITG/GMM/GI-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen"},
  title         = {Design Exploration f\"ur RISC-V Prozessoren zur Optimierung von Erkl\"arbarkeit f\"ur Maschinelles Lernen},
  publisher     = {VDE},
  address       = {Rostock, Germany},
  pages         = {61-65},
  month         = {march},
  year          = {2025},
}
</pre>